本发明公开了一种布尔异或掩码转算术加法掩码的防护电路，设A为需要被掩盖的数据，M为随机数掩码，令输入信号为P,和M，输出信号为Q。电路构成如下：将输入信号P接入非门 将输入信号M和非门的输出接入与门 将与门的输出接入右移运算单元 将右移运算单元的输出与输入信号P接入加法运算单元 将加法运算单元的输出接入模2n运算单元，并输出最后的运算结果A+M。本发明的防护电路只包括简单的组合逻辑电路，并行安全实现了逻辑的转换，另一方面降低了电路的复杂度，有效减小电路面积和成本，有效提高电路的执行效率，该防护电路中实现了无中间值泄露的安全逻辑转换，可以有效的抵抗能量分析攻击、电磁分析攻击。